VHDL ve Verilog ile Sayısal Tasarım

Kitap, üniversitelerde elektrik, elektronik ve bilgisayar mühendisliği lisans ve yüksek lisans programlarında gösterilen donanım tanımlama dilleri ile karmaşık sayısal sistemlerin tasarım dersleri için VHDL ve Verilog dillerine giriş seviyesi ders kitabı olarak hazırlanmıştır. Her iki dilin sentaks karmaşıklığından mümkün olduğunca uzak durulup, uygulamalara yönelik bir anlatım tercih edilmiştir. Ayrıca kitap çeşitli çözümlü örnekler ve problemler ile desteklenmiştir. İçerik oluşturulurken öğrencinin ders aşamasında ve tasarım esnasında karşılaştığı pratik problemler ve çözümleri ayrıntılı olarak gösterilmiştir. Bu örnekler, öğrencinin dersi başarıyla bitirmesine katkı sağlayacak nitelikte seçilmiştir. Kitabın yazımında öğrenciler kadar bu konuyu merak edenlerin de rahat anlayacağı bir dil takip edilmiştir. Donanım tanımlama dillerini kullanarak öğrenme mantığından hareketle, geliştirme ortamı olarak Xilinx firmasının ücretsiz sürümüde olan Vivado tasarım ortamı seçilmiştir. Kitaptaki uygulamalar Digilent firmasının uygun maliyetli ve özellikli ürünlerinden biri olan BASYS3 FPGA kartı ile gerçeklenmiştir.